微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用dc做bottom-up综合,如何得到最后的svf

用dc做bottom-up综合,如何得到最后的svf

时间:10-02 整理:3721RD 点击:
bottom综合的时候生成的svf,只包含该模块的rtl到netlist的变化信息,综合顶层时怎样能把所有子模块的svf都写出来呢?

综合时都指定一个svf就可以了

综合时都指定一个svf就可以了

无所谓是不是bottom-up设计,在dc中加入脚本语句
set_svf ../svf_path/design_top_name.svf
在fm_shell中,在制定set_svf是dc指定的路径就行了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top