微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > wanring求助

wanring求助

时间:10-02 整理:3721RD 点击:
有谁知道下面的warning是什么原因引起的吗? 告急。谢谢!
WARNING:Xst:1290 - Hierarchical block <ask_modultion> is unconnected in block <sin_gen>.
   It will be removed from the design.

应该是你前面这个模块和后面这个模块没有连接,所以被优化掉了。建议检查一下顶层例化和管脚连接是否有问题。



   在反复检查之后 顶层例化好的。子模块的管脚也有连接的。但每次综合就会出现这个警告。

那就看看综合后的网表或者电路结构里面有没有这两个模块,要是没有估计就被优化了,不过应该会影响你的功能吧。



    这写硬件程序还真不是简单的事、后来我自己调整了一些模块。就解决了、、呵呵。

这种情况应该说比较常见,一是信号没有连接,二主要是本身程序设计的问题,大部分是这种情况。比如很多个模块连起来后,模块间有控制信号的相互传递,由于你程序设计的问题,在某些情况下某个控制信号的值可能永远为低,那由它去驱动的模块也许永远都用不上,那就被优化掉了。有些是程序设计必然的结果,有些是设计者本意之外的,所以要好好仿真,检查程序的功能。



   多谢详细的回答。其实后来我仔细的分析了之后。和你的想法是一样的。每次综合之后得得好好看下警告。有些警告可以忽略的,但有些,像上面那个是不能忽略的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top