微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求大虾详细说明下system verilog中#0时延的作用

求大虾详细说明下system verilog中#0时延的作用

时间:10-02 整理:3721RD 点击:
如题,谢谢:)

举个书上的例子吧
program no_auto;
    initial begin
        for (int j=0; j<3; j++)
            fork
                 $wirte(j);
            join_none
        #0 $display ("test");
    end
endprogram
/***************************************/
程序的输出为:
test
     3     3     3
而书上的结果是:
     3     3    3
test
如果将“#0” 改为"#1",输出为:
     3     3     3test

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top