求教，关于数字前端设计的软件~

大家好，最近在学习数字前端设计，一直在用verilog写代码。
现在有几个方面想学习下，但是不知道用什么软件。
1，比如我代码写好之后，我想看它实际工作的延迟之类的可以用什么软件~
2，有什么软件可以把我的代码综合成实际电路（是指门级电路）。
3，最后还有个问题就是debussy和Quartus II综合是一样的吗?
     如果在debussy下可以看到block就是可综合吗?
先感谢各位，麻烦大家帮忙回答下，万分感谢~

1  你代码只有综合后才有延迟信息，可以用综合后的网表做门级仿真来看；
2  FPGA综合的话可以用synplify 也可以用quartus(Altera)或ISE(Xilinx)，ASIC用DC
3  debussy和Quartus II综合不一样，debussy下可以看到的block不一定是可综合的

    万分感谢啊！
那我是不是用Quartus II综合之后就有网表了?
我如果想用网表仿真的话需要用什么软件呢?
是用modelsim就可以还是需要用quartus?

debussy没有综合功能，只能把file以图形界面显示出来，Quartus II是带有综合功能的工具。还有，一般的延时信息工艺库里面会有门级的延时信息，一般的连线延时，要到后端完成布局布线之后提出来的延时信息，然后凡标注到门级网表上的。

    modelsim就可以

    哦了，太感谢了！哈哈！

    太感谢了，受教了~

建议小编去参考一下FPGA或者数字IC设计流程，毕竟做前端设计用到的EDA软件非常多。

bucuo