• · Verilog哪些描述可能占用大量LEs11-26
• · 关于quaturs生成ddr2 IP 仿真问题11-26
• · encounter primetime hold violation不同？11-26
• · ov772511-26
• · 求助，怎么用代码实现“前向拼接”11-26
• · 麻烦大侠们帮我看下这个用verilog写得spi接口的程序。11-26
• · modelsim_altera(6.4a)和quartusII 9.0 的联合仿真和分仿真,testbench编写和后仿真11-26
• · 请教关于ungroup的问题11-26
• · 求助 crc校验问题，急啊！11-26
• · 关于VERILOG识别脉冲的代码11-26
• · 本人新手，跪求高手解答：用ModelSim成功编译verilog文件后，打开work库为空？11-26
• · 为什么说FPGA的算法比较强，与单片机的算法相比它的优势在哪里呢？求高手指点。11-26
• · 究竟如何学FPGA，FPGA和ASIC是什么关系11-26
• · CPLD下载完成后，ARM无法下载11-26
• · 请问各位关于reset信号的问题11-26
• · 请教个位大虾，关于MicroBlaze的使用11-26
• · 求助！关于quartus的综合！11-26
• · sdram使用中问题请教,急寻帮助11-26
• · 关于3.3v LVTTL电平和3.3v LVCMOS电平 的疑问11-26
• · 如何在Modelsim中完成SystemC的编译仿真工作11-26
• · 本次活动资料汇总11-26
• · 第一阶参加开发板试用名单已确认11-26
• · 第一阶段活动日程安排11-26
• · 請教verilog問題11-26
• · 前端设计中DC高扇出求助11-26