求助！关于quartus的综合！

求助！关于quartus的综合！
用quartus ii 综合出来 后 fitter 报告   logic utilization < 1%  
不知道为什么? 怎么解决? 是那里出现了问题?
望指教！

顶了！

希望论坛牛人尽快指点！

看看Warnings吧，是不是输出端口没用，被优了啊

逻辑使用的少，就是这样了哦
得看看设计的内容了哦

你设计用的逻资源辑少啊，这是什么问题

我使用的逻辑不少！
初步估计也应该在40%左右！
会不会是哪里有什么设置没设对?
我用的版本是9.0

FPGA板是ep2s180

    那这样你就得看综合报告了，正常的逻辑不会被优化掉的

很有可能你某些信号，比如时钟漏掉了，综合的时候给优化掉了很多。

能发一个更详细的报告吗?

发一个报告看看。是不是设计问题或者约束问题?

看看时钟复位管脚以及管脚位置约束是否都全，如果还是那么少说明你的设计占你使用的器件资源很少。

是個好方法
也市一個好管道

   This is the right answer, I met the same situation before.

用synplify pro综合吧！

看看有没有给电路时钟和Reset信号