关于3.3v LVTTL电平和3.3v LVCMOS电平 的疑问

FPGA和某芯片接口，芯片的datasheet上写IO电平是3.3v LVCMOS电平，但是当时做的人没有注意到这点，FPGA与该芯片的接口没有约束成3.3v LVCMOS，所以FPGA相应的IO电平为3.3v LVTTL。
在网上查了一些资料，这2中电平标准应该可以互相驱动。但是我实际测试发现将FPGA相应的IO约束为3.3v LVCMOS后数据出错的概率大大的减小了。
高手们在哪里。讨论讨论啊。

level shift
logic 1 and logic 0

是否跟连接FPGA的器件接口有关呢?

LVCMOS输出的高电平比LVTTL高，低电平比LVTTL低，用LVTTL去驱动LVCMOS，电平可能比较临界

非常感谢！
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
也就是说CMOS可以驱动TTL，但是TTL不能驱动COMS，至少是不能稳定驱动。
我们实际测试也是这样的！

最好加上驱动器，实际情况看是