请教关于ungroup的问题

这是我ungroup之前的报告
Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock rx_lms_clk (rise edge)                            0.00       0.00
  clock network delay (ideal)                             0.30       0.30
  mult16/mult_141/rx_lms_clk_r_REG170_S1/CK (DFFRHQX8TF)
                                                          0.00 #     0.30 r
  mult16/mult_141/rx_lms_clk_r_REG170_S1/Q (DFFRHQX8TF)
                                                          0.41       0.71 r
  mult16/mult_141/U2412/Y (BUFX12TF)                      0.37       1.08 r
  mult16/mult_141/U1783/Y (XNOR2X4TF)                     0.36       1.44 f
  mult16/mult_141/U1750/Y (OAI22X4TF)                     0.30       1.74 r
  mult16/mult_141/U1046/CO (ADDFHX4TF)                    0.53       2.27 r
  mult16/mult_141/U1036/S (ADDFHX4TF)                     0.38       2.65 f
  mult16/mult_141/U1034/CO (ADDFHX4TF)                    0.28       2.93 f
  mult16/mult_141/U1023/S (ADDFHX4TF)                     0.37       3.30 r
  mult16/mult_141/U1022/S (ADDFHX4TF)                     0.45       3.75 r
  mult16/mult_141/U2707/Y (OR2X8TF)                       0.24       3.99 r
  mult16/mult_141/U2714/Y (NAND2X8TF)                     0.14       4.13 f
  mult16/mult_141/U2713/Y (NOR2X8TF)                      0.16       4.30 r
  mult16/mult_141/U2706/Y (NAND2X8TF)                     0.10       4.39 f
  mult16/mult_141/U2450/Y (CLKMX2X12TF)                   0.39       4.78 f
  mult16/mult_141/rx_lms_clk_r_REG58_S2/D (DFFSX2TF)      0.00       4.78 f
  data arrival time                                                  4.78
  clock rx_lms_clk (rise edge)                            5.00       5.00
  clock network delay (ideal)                             0.30       5.30
  clock uncertainty                                      -0.30       5.00
  mult16/mult_141/rx_lms_clk_r_REG58_S2/CK (DFFSX2TF)     0.00       5.00 r
  library setup time                                     -0.22       4.78
  data required time                                                 4.78
  --------------------------------------------------------------------------
  data required time                                                 4.78
  data arrival time                                                 -4.78
  --------------------------------------------------------------------------
  slack (VIOLATED)                                                  -0.01
下面的是ungroup之后的报告
Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock rx_lms_clk (rise edge)                            0.00       0.00
  clock network delay (ideal)                             0.30       0.30
  mult19_mult_141_rx_lms_clk_r_REG136_S1/CK (DFFRX4TF)
                                                          0.00 #     0.30 r
  mult19_mult_141_rx_lms_clk_r_REG136_S1/Q (DFFRX4TF)     0.60       0.90 f
  U66274/Y (BUFX20TF)                                     0.22       1.12 f
  U69981/Y (XNOR2X4TF)                                    0.23       1.35 f
  U69982/Y (OAI22X4TF)                                    0.57       1.93 r
  U56470/Y (INVX6TF)                                      0.17       2.10 f
  U65511/Y (XNOR2X4TF)                                    0.32       2.43 r
  U35795/Y (INVX16TF)                                     0.14       2.57 f
  U16798/Y (OAI2BB1X4TF)                                  0.23       2.80 f
  U38053/Y (OAI2BB1X4TF)                                  0.19       2.98 r
  U60409/Y (BUFX20TF)                                     0.17       3.15 r
  U15062/Y (OAI21X4TF)                                    0.12       3.27 f
  U15061/Y (OAI2BB1X4TF)                                  0.28       3.55 r
  U35794/Y (INVX12TF)                                     0.09       3.64 f
  U61607/Y (AOI21X4TF)                                    0.27       3.91 r
  U64241/Y (NOR2X8TF)                                     0.15       4.06 f
  U54471/Y (XNOR2X4TF)                                    0.19       4.24 r
  U54470/Y (XOR2X4TF)                                     0.29       4.54 r
  U57623/Y (INVX16TF)                                     0.13       4.67 f
  U57819/Y (XNOR2X4TF)                                    0.19       4.86 r
  U57818/Y (XOR2X4TF)                                     0.28       5.14 f
  U14958/Y (AOI32X4TF)                                    0.55       5.69 r
  U37194/Y (INVX12TF)                                     0.07       5.76 f
  mult19_mult_141_rx_lms_clk_r_REG51_S2/D (DFFRHQX4TF)
                                                          0.00       5.76 f
  data arrival time                                                  5.76
  clock rx_lms_clk (rise edge)                            5.00       5.00
  clock network delay (ideal)                             0.30       5.30
  clock uncertainty                                      -0.30       5.00
  mult19_mult_141_rx_lms_clk_r_REG51_S2/CK (DFFRHQX4TF)
                                                          0.00       5.00 r
  library setup time                                     -0.14       4.86
  data required time                                                 4.86
  --------------------------------------------------------------------------
  data required time                                                 4.86
  data arrival time                                                 -5.76
  --------------------------------------------------------------------------
  slack (VIOLATED)                                                  -0.90

ungroup之后不是应该可以把时序做得更好吗?为什么变得更差了?

我也很奇怪，等待高手指教

不一定的。只是会对总体有益，不一定每条path都变好吧

group和ugroup个人认为不能轻易使用，因为他有时会严重影响你模块与模块之间的划分，产生的效果会很遭。你应该查一下你的具体组合逻辑路径。

4# supergzy007
多谢楼上指导~
我top下的两个模块之间原来是直接net相连的后来google了下有人说可能是因为模块ungroup之后驱动能力不够~导致DC自动插一些器件~使得时序变差~
我现在就试着在ungroup之前在连接两个模块的net上手动插buffer~不知道各位觉得这样可行不

明显不是同一条路径

这两个不是一条路径