• · lx9这款板子有点太矬了吧11-26
• · 由频谱恢复信号的采样速率选择11-26
• · 求教xilinx fpga 的时序约束问题11-26
• · 关于FPGA时序约束的问题11-26
• · FPGA 约束？11-26
• · 求助，Verilog编程，四个按键控制72个LED11-26
• · 频率生成问题11-26
• · WINNT的VCS6.0.1怎么使用？11-26
• · 视频解码后采集到sram的程序。11-26
• · 大家一起讨论一下DDS集成芯片和FPGA+DA方式实现DDS的区别11-26
• · FPGA的差分接口能直接输出吗？11-26
• · 求助，quartusII有macos版本吗？用macos的同学都在用什么软件？11-26
• · 安装synopsys那系列软件破解后启动license出错11-26
• · 在使用DC综合时，如何使用DesignWare里面需要license的东西？11-26
• · 关于用perl读某文件夹下的文件名11-26
• · 求助一个DSP buider的问题11-26
• · vhdl语法讨论11-26
• · 有使用过ALTERA PCIE STRATIX II GX开发板的吗？11-26
• · DC中有关限制逻辑段数的命令11-26
• · 需求Active_HDL电子教程！11-26
• · quartus9.1 调用synplify201003，为什么没反应。11-26
• · 请教如何约束PLL时钟11-26
• · 有关stratix iv gx 高速收发器 ip核的问题11-26
• · 求助：调用IP模块综合不了，出现问题？11-26
• · 敝人对于工程技术的认识，感觉11-26