微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA 约束?

FPGA 约束?

时间:10-02 整理:3721RD 点击:
现在在使用xlilinx综合,synplify和ISE都可以做约束,有什么区别?
最终以那个为准?
还有综合的约束和布局布线的约束有什么区别?

synplify的約束功能比ISE要來的強大.
而且其結果可以直接傳給ISE做timing-driven Place and Route.
主要都是先用synplify來做電路合成,然後再用ISE做布局布線.
畢竟生產FPGA芯片的是XILINX,不是Synplify.

十分感谢

简单讲synplify提供合成的约束,ISE提供APR的约束,两个是在不同的阶段。
最终是以ISE为准。

看来还是得用synplify,学习了一段时间xinlinx的约束

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top