大家一起讨论一下DDS集成芯片和FPGA+DA方式实现DDS的区别

最近发现DDS集成芯片输出的信号，如果输出时间较长的话频率上的偏差会受到影响。主要原因是相位累加器是固定位数的，频率控制字不是完全精确的。而FPGA内部可以比较灵活的设定相位累加器的大小，用来产生固定频率的采样信号比较合适。