FPGA的差分接口能直接输出吗？
时间：10-02
整理：3721RD
点击：
例如输入的LVDS信号，直接使用assign out = in; 语句，将输入的LVDS信号连接到输出的LVDS信号线上。这样可不可实现?
信号虽然出去了，但在FPGA内部已经先转换成了数字信号。
不可以,LVDS必须解串后才能被FPGA内部逻辑所接受.
信号直穿FPGA芯片，同样会经过LUT，只是LUT的逻辑就是OUT=IN而矣
是不是FPGA内部的逻辑电平不支持啊?
在fpga内部都是相同的逻辑电平，即内核逻辑电平，lvds的电平转化是在io处做的，调用原语IBUFDS，OBUFDS，IOBUFDS实现内容电平与lvds的转化吧。应该是这样的吧。
ls好专业，赞一个
把输入直接连到输出没问题的。
同5楼，xilinx的fpga要用原语写接口，直接assign的话貌似会报错。
赞