• · 寄存器初始化问题11-26
• · 可编程的波特率发生器11-26
• · AHB总线三态总线问题11-26
• · sdf文件是个什么意思？11-26
• · 怎样实现两个PLL的串联？xilinx11-26
• · 时序分析的一个奇怪问题11-26
• · 怎么区分RTL级建模和行为级建模11-26
• · 求助关于FPGA开发板SATA接口的问题！11-26
• · 不同接口的速度标准是如何定义的？11-26
• · 请教一个spartan-6 LUT利用的问题11-26
• · 求教时钟电容问题11-26
• · 哪位大侠知道Quartus中怎样进行LogicLock，具体步骤？11-26
• · FPGA的ram与sram之间的qubie11-26
• · 模块并行的问题11-26
• · 在verilog的设计中能不能使用systemverilog写的ip呀？11-26
• · 请教一个关于时序约束的问题，请高人赐教，谢谢！欢迎讨论11-26
• · 综合约束的作用11-26
• · (magma)各位大侠,请教:11-26
• · 实际开发中需要手动改动FPGA 布局布线吗11-26
• · dc问题11-26
• · 关于SATA控制器11-26
• · 模块化问题11-26
• · 判断复位信号是1有效，还是0有效？11-26
• · synplify约束文件中clk信号为什么不能设置占空比？11-26
• · 关于synplify pro指示的关键路径11-26