微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教时钟电容问题

求教时钟电容问题

时间:10-02 整理:3721RD 点击:
为什么有的时钟加电容 有的不加啊?我发现好像是串口的时钟大多数的不加  并口输入输出的要加   WHY?

应该与IO PAD类型有关吧,与串并会有关系?



    谢谢楼上的回复  。      今天问老师说是要看芯片内部电路来决定是否串接电容来进行耦合,但是,内部电路是什么样的时候需要,什么样的时候不需要呢?还有  ,一般差分时钟输入都需要电容耦合,是这样吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top