微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 判断复位信号是1有效,还是0有效?

判断复位信号是1有效,还是0有效?

时间:10-02 整理:3721RD 点击:
时序逻辑中,敏感信号列表 ,一般都是时钟上升沿,和复位下降沿,判断复位信号有效对应的是低电平有效,
我的复位键用的和普通的按键,按下去的时候,key值为1,那我是不是应该将敏感列表中的复位信号设置为上
升沿,并将if的判断条件该为if(rst)   ?
还有为什么所有的列子中都是复位下降沿?必须吗
小弟初涉FPGA,还望各位大侠解惑,

是0是1你自己定。

嗯。应该是要判断高电平

大部分是0,很少的设计是1.

一般,
数字电路系统,使用低电平有效的复位信号
模拟电路系统,使用高电平有效的复位信号
不过,怎么定义有效电平,没有严格的规定,是一种惯例而已,但最好统一起来,方便debug

先看下你的复位键没被按下去的时候,复位管脚是什么电平。
如果按下复位键之后,复位管脚从0电平变到1电平,那你的设计就应该是需要高电平复位的。
一般在FPGA设计里面,都是用电平复位的。主要关注的是异步复位和同步复位的问题。ALTERA推荐的是异步低电平复位。XILINX推荐的是高电平异步复位同步释放(复位先要用时钟同步一下,才能给逻辑用,也就是所谓同步复位)。他们从来都是反着的,这个,你懂的。
你的设计里面所有设计都是下降沿的,并不是说就不是高电平复位。推断你的设计可能就是一个异步复位之后,用时钟采集了复位信号的后沿来做为全局的复位信号的。因为复位信号高电平持续的时间长短是不定的,这个取决于你那个复位键被按下的时间长短,所以取复位信号的后沿,能够很好的界定复位和释放的变化点,用后沿去抖、采样之后,做为全局的复位,这个是设计里面常用的方法。
个人的一点愚见,希望能帮到你~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top