微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于synplify pro指示的关键路径

关于synplify pro指示的关键路径

时间:10-02 整理:3721RD 点击:

我使用synplify pro的Show Critical Path功能,得到如下图所示的结果:
     我想请教一下:把Slack Margin设为0ns 后,图中所示模块中标注的Timing Information中的第二个参数(3.43)是正的,这样还需要加约束吗?
    谢谢!

突然发现每个模块上的标注都是红色的,难道都有问题

学习!pro的功能果然无与伦比啊!

Timing information的第一个数表示Delay,包括逻辑延时和寄存器延时;第二个数是slack time。如果第二个是负的,则说明时序没有满足要求~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top