微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 异步FIFO地址编码

异步FIFO地址编码

时间:10-02 整理:3721RD 点击:
大家都知道是用格雷码。但是如果深度不是2的指数呢,怎么编码?偶数还好办些,比如6、10、12,但是奇数怎么办?一直没想明白……

用普通编码可以吗

当然可以,只要满足自己的需求就行了啊

我今天也看看fifo,呵呵,忙的一直没时间啊主要是自己太懒了,加油!
PS:这个问题明天,俺来回答你呵呵

编码跟深度没关系吧,定义出足够你用的数量,其他用default即可!

向上取就好,空点地址又不会错。



    不太理解小编的意思。
比如说只有5个地址,用格雷码
000->001->011->010->110->000……
循环。
那110->初始地址000的变化,就超过2比特了,
不就违反格雷码的初衷了?
忘小编详解。



对啊,我就是想不出来解决方案嘛!
使用格雷码,就是为了地址变化时,只有1个bit改变。
但是比如你给的例子,5条entry,那从地址4跳到地址0时,有2个bit的值发生变化,这样是违背格雷码的初衷的。
具体怎么解决?我就是在求助大家。

还真没关注过这么细致的地方。一般就是直接编码就完了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top