微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 一个四级的Mux,其中第二级信号为关键信号 如何改善timing

一个四级的Mux,其中第二级信号为关键信号 如何改善timing

时间:10-02 整理:3721RD 点击:
这个问题网上见过很多次了,看到解决的方法是:将第二级信号放到最后输出一级输出,同时注意修改片选信号,保证其优先级未被修改。可是小弟还是不明白,为什么这样做就可以改善timing?这里指的改善timing是什么意思?
真的不太明白,请各位大侠告诉我为什么?

有书上讲到这个方法
就是重新安排关键路径,把关键路径移动到更加接近目标寄存器,可以减小关键路径的延时。
小编不知道你说的具体是什么一个情况,可以贴个图上来讨论讨论

搂住的描述不是很清楚,请描述详细点

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top