微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问个面试题:max and min clock frequency in a two stage data path?

问个面试题:max and min clock frequency in a two stage data path?

时间:10-02 整理:3721RD 点击:
How to decide the max and min clock frequency in a two stage data path?
RT,最大频率好说,请问最小频率和什么有关,怎么算出来?

我觉得最小频率是否可以这么理解:取决于设计需要达到的最大performance。
比如,要求100M的吞吐量,单bit 单pipe stage的设计,频率最小为100MHz。


可能是这样,周期也不能无限大啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top