请教一下关于芯片引脚分配的问题

大家好，这几天在看 DDR2 SDRAM 控制器的IP核，调用这个IP后，再没有添加别的东西了，然后编译。因为调用IP的时候 QII 给出了testbench，所以想仿真下。
     但是现在出问题了，编译的时候到了布局布线这块就过不去了，提示分配引脚失败。就结束了。
     有人说 Q II 有自动分配引脚的功能，所以想请教下，怎么设置这个自动分配引脚呀，多谢啦。

顶顶更健康

1、生成DDR2 IP核，根据你的板卡选择合适的速度等级和DDR2参数模块
2、将example_top.v设置成顶层，这个可以满足你验证DDR2_IP核，记得添加相应的*.v信号
3、运行你生成DDR2核时自带生成 (ddr2ip核名称).tcl，并添加(ddr2ip核名称).sdc到工程中
4、直接编译或者加SignalTap都可以，第3步是最重要的，userguild你可以看看

多谢啦，我运行了自带的tcl文件，果然可以编译通过了，但是tcl并没有分配引脚，只是修改的输出引脚的IO standard。
请问是不是这样的?

小编，你好，我最近也在做这方面的工作，正在画电路图，有资料说最好要quartus自动分配管脚，但是却找不到如何自动分配，请教您一下，谢谢

    这个我也不会，现在也没搞懂，爱莫能助了