关于异步数据同步化的问题

我有一组连续的不同步的数据（30M左右），现在想通过一个fifo把这组数据整得和我fpga的时钟同步（假设这个时钟无32M），然后在另外一段再经过一个fifo恢复出原来的数据（30M），这2个fifo的时钟不是同一个。有没有什么好的方法可以实现啊?

用一个异步FIFO实现，写时钟为30M，读时钟用32M
因为读时钟频率>写时钟频率，所以不要让FIFO读空就行

should work if you follow do so......., but I still think u requirements not ver clear........