verilog有没有一些常用的库，比如提供一些常用的算法

时间：10-02 整理：3721RD 点击：

以altera为例如何在编译时引入库

你说的这个库不就是厂家的IP core 吗
对于Verilog而言，不像C,C++有库文件
这个是硬件语言，要与特定器件相对应
不可能语言会有编译库，不同厂家的架构是不一样的

谢谢，初学FPGA很多不懂，没错我的意思就是C/C++的库。那么不同的IP CORE的模块名称和参数一样吗，像C++有STL，BOOST等等，但是大部分的函数名和参数一样的。

两种语言的出发点不同，C/C++是设计语言，有了预先编译的库为你的设计做方便，而hdl是描述语言，即使有了预编译的库，但还是需要符合实际的电路，才能有用或者说才有效果，而且在hdl里面一般的IP都是调用的，而不是像C里面是直接使用。或者一句话，hdl里面的库都是有实体电路对应的，而c里面的就都是一种通用的函数而已。

同一功能的IP名字和端口都不一样的，现在还米有一个统一的标准

上一篇：两段代码为什么综合出来结果会相同？
下一篇：design compiler读入文件后出现警告，求助

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类