！FPGA时钟问题求教！急！

没关系的吧

看你速度要求怎么样，如果不高，没有问题的

没什么影响的吧，一般差分对管脚做单端时，两个角都可以作为全局时钟管脚的。

没有，N和p是为了差分时钟输入

    好像用N的话 时钟会不大好的吧！?

Xilinx的datasheet明显有强调，用P端是最优的单端时钟方案。

最好是别这样，这样你的编译是得加特殊约束的，而且FPGA的设计一般是不让这么做的

单端时钟的性能差点，高速跑不上去

如果是xilinx的，最好别用，特别是你还用了P端做时钟的时候。有时候非得在系统变量里面加个CLOCK_DEDICATED_ROUTE = FALSE 才行。

    谢谢 我换成P端试试~！

关注！

按照要求，单端的时候应该是从P端进去！

还没用过差分的，看来要努力了

    的确是这样~！

注意读datasheet，上面写的很清楚，比如V6的FPGA，单端时钟必须接在P，否则无法通过IBUFG，这样会多一个IBUF的延迟，你在内部调一下相位，也能解决。

    请问如何调相位?

单端时钟放在P好些。DCM里面应该可以调相位的。

    但你不知道相位差多少啊。怎么调啊?

用了其实也没什么，主要就是另外一个不能做时钟了，你外部时钟多少M?

若是两个单端的时钟，就不能同时接同一对的P和N了

    是吗?怎么据说不能用N呢?外部20M吧  会有什么影响?

    老的一些器件可能是两个端口内部共用一个全局时钟，新的器件可以分别走到不同时钟的，xilinx的器件我没怎么用过，不过可以看器件手册上的介绍哈。

都是高手看来学习的很多啊···

学习下，求解