求助啊，求助，一个加法器难住了几天了
时间：10-02
整理：3721RD
点击：
第二次发帖了，上次的还是没有解决。
想尽可能的充分利用spartan6的每个scile，求各位大侠解决：如果您设计过这样的加法器，希望您能给个比较详细的设计方案。
用spart6设计一个加法器，输入255bit，输出8bit。（输出的8bit是对255bit数据中的1的总个数）
input clk；
input grst_n；
input [254:0] data_i；（输入是任意的255bit的数据）
input ce；（数据输出的使能）
output [7:0] data_o；（输出是对输入的255bit数据中所有1的和）
还有一个问题就是 Spartan6里面的CARRY4怎么用 我看了PDF还是不是很懂，想在设计中用到这个4位的全加器
想尽可能的充分利用spartan6的每个scile，求各位大侠解决：如果您设计过这样的加法器，希望您能给个比较详细的设计方案。
用spart6设计一个加法器，输入255bit，输出8bit。（输出的8bit是对255bit数据中的1的总个数）
input clk；
input grst_n；
input [254:0] data_i；（输入是任意的255bit的数据）
input ce；（数据输出的使能）
output [7:0] data_o；（输出是对输入的255bit数据中所有1的和）
还有一个问题就是 Spartan6里面的CARRY4怎么用 我看了PDF还是不是很懂，想在设计中用到这个4位的全加器
做一个并串转换加一个8位加法器不就完了?资源应该耗不多吧，并串转换可以考虑用ram完成
楼上说的8位加法器，应该如何设计，可以说的详细点吗?最好用Spartan6里面的原语描述。
还有楼上说的并转串的方式，计算出来结果，速度太慢了。有更好的方法吗?求详细解说
你的spartan6用了多少资源。可以说一下吗?
这个有很多解，就是不知道你要跑多快呢?
几个 时钟周期（10以内吧）就能算出来结果
那位大侠留个联系方式，好直接请教，万分感谢
尽量用选择器，而不是用加法器，
我知道了，可以使用原语，这样就可以走进位链了，我先尝试一下，待会告诉你啊
我是采用的进位链的方式，采用原语，但是现在出来的问题是 虽然综合资源要少，但是布局布线后，资源要比以前要多 ，