请教一个使用Xilinx ISE的问题！谢谢！

最近项目需要把一个大模块移植Xilinx 的FPGA上应用，该模块已经应用于我们的芯片所以所有的IP都已经自主化，包括RAM，乘法器等都已经verilog化。这个模块在ASIC设计前后仿真都没有问题，在Altera的FPGA上做原型验证时电路功能也完全正确（无论使用Q2自己综合还是用Syn Pro综合），做RTL级仿真电路功能也完全实现算法要求。
     但是在Xilinx上用ISE怎么综合电路功能也不正确，其中的控制电路功能正确，运算电路不正确，现在还不确定是存数的RAM出错了还是哪儿的问题。在宝地请高人指点一下，谢谢！
      有以下几点疑问：
      1） ISE自带的XST综合RAM模型会不会出错?因为我的最总结果都是“0”，其中用了双端口RAM和单端口RAM，看RTL级电路貌似都用自带的RAM替代了。
      2）有符号或无符号乘法器，XST综合后功能正确吗?
      3）实在不行明天用Syn Pro了。

最好还是用synplify比较好，XST的综合效果评价不高。而且有些内部IP是否替换为XILINX支持的了呢?因为你之前是在ALTERA下测试的，会不会包含特有的IP?

建议用Syn Pro。
具体原因不清楚，但XST确实怪怪的。

1：确实是BT的ISE，今天调试看了，奶奶的把我的单端口RAM综合错了！读出来全是0！双端口RAM是对的！
2：所有的设计都已经用可综合的行为级模型代替，不存在特殊IP！
3:还有一个变态的地方，把我hold住了，请关注我的相关帖子！