微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 多周期路径中的检查保持时间时刻,为什么默认是在建立时间检查的前一个cycle?

多周期路径中的检查保持时间时刻,为什么默认是在建立时间检查的前一个cycle?

时间:10-02 整理:3721RD 点击:
这个做和理解?检查建立时间和保持时间的标准是?望知道的解释哈

对hold time来讲,默认的约束是最严格的约束。
但是,通常情况下,这是一个无效的时钟沿。一般在多周期路径中,把hold time检查时刻放在start time最近的时钟沿,即对于N周期的路径,保持时间检查应该是建立时间的前N个cycle。
并不是说默认的约束是错误的,而是默认的约束是最严格的。为了满足默认约束,后端可能需要插入大量的buffer。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top