微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教高手,关于用Astro布局布线的后仿问题

请教高手,关于用Astro布局布线的后仿问题

时间:10-02 整理:3721RD 点击:
用Astro布局布线后,产生的网表文件中除了时钟clk和复位信号reset_b,其他的全部变成了一位一位的,而且每位前面加了一个"\"符号,是什么意思?例如我的网表模块变成了这样
module rl_route ( clk , rst_b , \lr_i_c[24] , \lr_i_c[19] , \lr_i_c[30]……);
这样我是不是需要在以前的测试文件中也要这样来例化这个网表,
我在测试文件中这样例化的
rl_route rl( .clk(clk) , .rst_b(rst_b) , .\lr_i_c[24](c[24]) , .\lr_i_c[19](c[19]) , .\lr_i_c[30](c[30]) ……
可是在仿真的时候报错,上面这样连接的信号全部是这个错误:
Port '\lr_i_c[24](c[24])\' not found in the connected module

求高手帮帮忙啊,小弟在此谢过~

不是astro的问题,是综合没有做好

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top