微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于TDC的CPLD实现

关于TDC的CPLD实现

时间:10-02 整理:3721RD 点击:
在网上看到有文章说可以利用CPLD芯片里的级联链来实现TDC,延时单元的延迟时间可以达到0.4ns,这样还可以避免延迟时间不一样的问题,但是怎样才能利用这些级联链呢?有没有高手可以解答一样
谢谢咯

TDC上什么东东?


就是利用级联链实现TDC中反相器的级联,形成一系列延时,延时单元的延时时间越短越好

谢谢提供

不知道好不好

误差很大,用CPLD的话,TDC还有一个最关键技术是要矫正,不然不同片间,不同电源电压间以及不同温度情况下,时间误差很大

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top