微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教形式验证的问题

请教形式验证的问题

时间:10-02 整理:3721RD 点击:
1、formality可不可以这样用:
reference:门级网表
implement:布局布线后的网表
倒过来比行不行?
reference:布局布线后的网表
implement:门级网表
如果前者比较时比过,是不是后者也一定能比过?
2、布局布线工具能不能出svf文件呢,如果没有svf文件上面这种比法可能比不过吧?因为布局布线工具还是会对设计做一些优化和改变的动作。
3、这么比有意义吗?布局布线工具应该会做LVS吧,LVS应该会保证版图和网表的一致,这样由布局布线工具吐出的网表和门级网表的功能肯定是一致的吧?
谢谢!请教高手!

1.你可以试一下,但是按流程来将是要将reference设为门级网表的
2.就我所经历的项目,布局布线工具是不出svf的
3.lvs具体比较的是什么?这个我不太懂,小编介绍一下?

这个问题还有人回答清楚点没

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top