微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 已经试用的5位请在这里说明一下进度,以及有什么问题汇总一下

已经试用的5位请在这里说明一下进度,以及有什么问题汇总一下

时间:10-02 整理:3721RD 点击:
已经试用的5位请在这里说明一下进度,以及有什么问题汇总一下,我们会统一发给xilinx工程师帮忙解决



    问题:
          1.FPGA内部用的CPU软核,很少资料,不知道怎么用此软核。
          2.我在使用时发现USB-JTAG下载我的软件时,说不能打开JTAG口。不知道什么原因。
          3.我要从新配置软核我们是否有此工具。



    问题已提交,等待回复中,请大家继续提问

1,上星期熟悉了一下文档以及器件手册。还好,每个文档都比较详细,写的也很清楚。
2,目前正在跑uart 控制器的仿真,因为是从v5拿过来的,所以有些IP要重新弄一下。
3,准备将各个模块都试一下先,暂时没有什么比较好的设计目标,等待灵感吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top