Altpll仿真

又碰到个问题，在使用modelsim SE 6.6 仿真 altera PLL时，PLL始终无输出，locked脚一直输出低。为了搞清这个问题，我把所有的其他的功能模块都删除了，只有pll一个模块，但是依然没输出。testbench里生成的PLL输入始终正常，就是确定有时钟进入 PLL了
那位能给指点下?

可能有这样几个原因：
1、PLL是需要复位的，对复位有要求，看一下手册，是否满足；
2、lock是需要一段时间的，而且比较长（实际上这样，但是仿真是模拟出来的），所以仿真可能要达到ms级别。
3、PLL很多属性参数，核对手册是否设置正确。

在仿真的时候 你加了哪些文件?是否加错了库文件，如果加错了库文件会导致你所说的结果

仿真时间还真没到ms级，大概有几个微妙，没有加复位，我一会按照你的建议再试一下。
PLL里的设置应该没问题，我在其它项目上用过，下载到硬件都运行无误，但是当时没仿真。

    altpll需要用到altera_mf,我已经添加，如果库不正常会有错误提示的。除了库，仿真时添加了testbench.vhd和altpll0.vhd.

都试过了，还是不行，怎么办?

逐个核对
0）信号连接是否正确
1）altera_mf.v是否正确
2）复位 是否解除，（可以把 0，1都试一下）
3）PLL输入是否正确
4）仿真精度和仿真时间