FPGA 加 DCM时钟

我的代码中加入 IP生成的DCM时钟 ，综合时不报错，但用chipscope是 会报错
     ERROR:NgdBuild:924 - input pad net 'clk_100' is driving non-buffer primitives:
clk_100 是系统分频前的时钟，这个问题困扰好久了，那位好信任帮帮。
另外 BUFFER_TYPE  怎么用，如何手动插入 buffer

看ISE的帮助文档，里面都有说明。
大概记得是在需要加buffer的信号前（*buffer理性*），小编自己找一下。

应该是DCM生成时的选项选择有问题，就在生成DCM的第一个页面，需要选择DCM的输入时钟CLKIN Source是外部或内部，Feedback Source是外部，内部或者无。小编在好好核对一下试试。

手动的话，直接例化原语就行。其实不推荐。还是使用像ls说的，检查下ip设置比较好。

你可以试着在clk_100与DCM之间添加一个IBUFG，然后将chipscope的测量时钟加在IBUFG之后。

因为你在chipscope中的CDC文件中加入的触发时钟是DCM之前的时钟引起的