微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > debussy查看设计的时钟网络

debussy查看设计的时钟网络

时间:10-02 整理:3721RD 点击:

不知道有人做过这方面的不,就是查看整个设计中的时钟连接?
说明:设计包含了门控时钟,且具有较多时钟!
单个时钟(无门控时钟)较为简单,以实现!希望有做过这方面的同志一起探讨!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top