微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify pro 2010.09-1 map时间非常长

synplify pro 2010.09-1 map时间非常长

时间:10-02 整理:3721RD 点击:
如题,相近大小的工程,altera芯片实现的工程map不过去,xilinx的没有这样的情况,请各位大侠指点。

时间超长不是问题,你的有多长,我们的曾经到过6个小时
Altera和Xilinx本来就不是一样的,一个可以一个不可以很正常啊
你的信息不足以判断是否有问题

我们要1天一夜

谢谢louzhu分享!

可能是软件版本问题,我把synplify搞到2009的一个版本,就可以综合过去了。

学习了,,,,

学习了,,,,

學習了!



    有没有可能是因为LIENSCE 有问题啊?

okay man tanx

我倒是想知道哪里可以下synplify 201009 .... -_-""

有时候花了很长时间才综合出来,但结果好像有问题!
这是最郁闷的。

已经综合了12小时了。2009.03

synopsys fpga_vE-2010.09-linux_LEE 下载啊

这个问题真的很奇妙,利用率的问题吧 两家的东西

小编的问题不是问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top