求问 latency 与 timing的区别

att看到一本书，Advance FPGA Design
里面提到
latency：refers to the time between data input and processed data output
Timing:refers to the logic delays between sequential elements.
字面上好像都可以理解为延迟，延时么   求细微区别     谢谢了

这里讲的latency是指数据输入到结果输出的时间，可以理解成数据输入后经了多长时间结果输出，可以是几个时钟节拍，或者一段纯组合逻辑的延时。
logic delay是可以理解为触发器之间的组合逻辑延时，影响的是时钟频率

谢楼上解答

latency即延时，timing即时序

我对这两个概念也不是很清楚，进来看看，长见识了。谢谢。

Latency:指的是第一筆資料進去電路的時間, 到第一筆資料出來的時間.二個時間差就是 latency.(以clock 為單位)
Timing: 泛稱時序.有時出現在 timing chart.
                       有時出現在特定地點 說某一節點或區塊的 timing 鬆或緊

感谢以上诸位   谢谢啦