微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 速率转换问题

速率转换问题

时间:10-02 整理:3721RD 点击:
请教各位,现有一些数据,从mcu传给FPGA,mcu传地址和数据,但速度较慢,且只发一次,FPGA要将这些数据写入一个IP CORE,速度要求较快,请教各位如何做到速率转换,我想用RAM先把数据缓存下来,但RAM的输入和输出速率好像是一样的,不知道各位大虾能不能给点建议呢?

异步fifo,跨时钟域数据传输必用

试试双端口RAM
如果能保证写和读不会同时发生,可以尝试用单端口RAM的分时复用来实现。



    可以保证读写不是同时的,如果用单口ram,要怎么控制输出的数据速率比输入的快,我现在是用双口ram,读的时钟和写的时钟不一样来实现。



    谢谢回复!fifo的深度只能是2^n,我要存的数据没有刚好是2^n,且我要等数据全部存完后再去读,这就需要满标志位,待满后我去读数据,而大小不一样,fifo满标志位无法正确拉高。

1、fifo就是个容器,没要求你灌进去的水必须把它装满,所以数据量没必要是2的整数倍;
2、如果要求是先写完后再读,且两边时钟不同,那还是使用双端RAM方便

    支持,毕竟双口RAM比较方便简单。

谢谢二楼和三楼的回答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top