D触发器

D触发器的定义就是时钟到来时把D端的输入存入触发器
您说的置0置1应该是复位吧
复位的意思知道塞

2楼的，小编好像是在问D触发器的set和reset始终加有效信号的输出呢。
我记得以前学数字电路的时候，小编说的情况下输出是未知。
不过，用verilog写代码的时候，总是有优先级的，是不是?

呵呵
我解释下我的意思
复位的意思就是让触发器回到一个特定的已知的状态
所以置0置1都可以理解成复位
D触发器是不能同时把置1和置0端都有效的
为什么呢?
你说都有效率了逻辑还要做不嘛?
D触发器定义的时候就是两个信号只能有一个有效
或者都无效
现在数字电路设计很多都是基于HDL了
在HDL里面这种有优先级的是不会同时有效的
当然你也可以设置什么两个信号同时有效然后使得触发器到一个特定状态
但是这时候是两个信号经过逻辑后连在置0或置1上面的
不会让置0置1同时有效的

那置零端和置一端应该是低电平有效，
所以该触发器既不置一也不置零，
就是最普通的D触发器，
不知道我理解的对不?