微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何实现对长时间的复位低电平下对CLK进行计数

如何实现对长时间的复位低电平下对CLK进行计数

时间:10-02 整理:3721RD 点击:
要实现一段冷复位代码,先给出一段复位低电平,对期间CLK的个数进行计数,modelsim前仿真通过,选定XC3S400AN,ISE综合后modelsim 后仿真不行,出现在复位低电平期间几乎信号全是红杠杠。求教,编码注意什么,或有什么编码方式可以实现对低电平复位中CLK的计数,最后可以通过FPGA modelsim的后防真,等待热心高手,谢谢

没描述清楚,贴代码吧

贴代码吧

功能仿真时,复位电平为低对应的时钟是正常信号?而网表仿真时,复位电平为低对应的时钟为红色表示的未知态?是这个情况吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top