微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 菜鸟请教 数字电路异或门相位问题

菜鸟请教 数字电路异或门相位问题

时间:10-02 整理:3721RD 点击:
请教:本科毕设中,要做个数字锁相环,里边有个异或门鉴相器,“比较输入信号Fin相位和输出信号Fout相位之间的相位差Фe=Фin-Фout,并输出误差信号Se"。不太理解数字电路中的相位问题。
等待回答中。先谢谢了

如果Fin异或Fout有1ns的脉冲,那么表示输入和输出有1ns的延迟,也就是说有1ns的相位差了。至于1ns是多少度的相位差,则根据FIN的频率来计算了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top