微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 状态机 输出 影响 转移状态

状态机 输出 影响 转移状态

时间:10-02 整理:3721RD 点击:
一般三段式的状态机可以写成三个always块,一个为状态转移部分(同步时序),第二个为状态转移条件判断部分(纯组合逻辑),第三个为次态逻辑输出(一般为同步时序)。但是这种状态机 的逻辑输出部分就是整个电路的输出,不会影响到其他电路。     我现在遇到的问题是:按照这三个always模块的样式,我不知道这种条件怎么去控制。比如说在某个状态中有一个中间使能信号输出,这个使能信号来控制一个计数器。在另一个状态里,会根据这个计数值去判断状态转移。这个输出我能写在第三个always块里吗?要是写在这个块里碰到的问题是,这个中间变量就会延迟一个时钟。计数值就会延迟一个时钟。要是用纯组合逻辑去做,网上说会有很多的毛刺?这种状态机不知道怎么去解决?不知道 各位大虾有没有这种实例。或者说我对状态机还不够清楚,望大虾们指导下。


1.可以在第三个块输出。
2.计数值少一个有什么问题吗?多一拍就计数到2,少一个就计数到3。
3.用组合逻辑去做也没问题,计数器是时序电路,毛刺在这里就被滤掉了。
4.除非timing过不了,必须放在第三个块,否则是一样的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top