微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问在ISE 10.1里面怎么进行时序仿真?

请问在ISE 10.1里面怎么进行时序仿真?

时间:10-02 整理:3721RD 点击:
因为我以前使用的是Altera的Quartus II ,时序仿真的时候利用功能仿真时候写好的testbench就可以了,很方便。
在ISE 里面我现在只会用TESTBECNH进行功能仿真,但是下一步怎么时序仿真呢 ?
是不是要先进行区域约束和时序约束,然后进行时序分析啊
可不可以直接利用功能仿真时候的testbench来进行时序仿真?我没有看到时序仿真这个选项啊~
说明一下:我只是要进行简单的时序仿真,时钟频率不高~比如50MHz
谢谢~

同问啊?
请高手解答

好像ise自身不支持时序仿真, 改用modelsim吧

Post_Route Simulation 就是时序仿真

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top