如何在altera FPGA上跑240MHZ的系统

现在的芯片在240MHZ仿真都没有问题，但是把RTL放到FPGA上综合在120MHZ的时候就会有很多timing violation，更不要说在FPGA上跑240MHZ，请问大家该如何解决啊?芯片300万门左右，用2个altera的FPGA，已经把要跑到高频的子模块放到其中一个FPGA了！其他低频的模块放到另一个FPGA！
谢谢大家的建议了！

选一款高端的FPGA啊！用资源换速度吗！

先看一下你选的这款芯片的datasheet啊，首先是芯片本身能够支持的Fmax，都会写到，包括DSP、RAM这些硬核能够跑到多少时钟
如果芯片本身不支持，就肯定是达不到240MHz了
如果是可以支持的，再来看时序逻辑的关键路径了

同意楼上的，如果器件满足，就要对电路优化

FPGA通常跑不到同等工艺的ASIC那么快。
就算工艺更高，因为内部走线互联是固定的，优化余地也没有ASIC大，300万门能到120已经不错了。
不过一般FPGA都是验证功能的，降频跑吧。

Cyclone系列的很难跑上去吧，你有可能要去看看st,arria系列的FPGA

240M有点困难。

用高端FPGA可以跑250M没有问题，Cyclone3-7系列基本可以跑到180M，局部电路可以跑到200多M

换高端器件
优化电路 面积换速度

如果只是用FPGA作验证，估计跑到这么高还是挺困难的，如果是FPGA应用说不定还是有希望，关键在你项目之初就应该考虑了，比如芯片买什么档次的，你的架构设计，FPGA资源的规划和模块设计都应该奔那个目标去才得行。

什么骗子啊

一直在玩EP2CxxxxxC8的板子，从来没上过200MHz……

估计有点难啊。跑验证的话可以降频跑。必须要上这个频率的话，要选高端FPGA，同时还要注意设计中要用面积换速度。