微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 想把自己的一个模块设计为一个IP核,应该用什么工具进行封装、打包?

想把自己的一个模块设计为一个IP核,应该用什么工具进行封装、打包?

时间:10-02 整理:3721RD 点击:
很想知道有没有什么工具进行IP核的设计
原来ISE5.1有个叫IP Capture 的工具可以进行封装、打包
但ISE7.1就没有这个工具了

哪位大虾给指点一下,先谢了!

我也想知道啊。

me too !

ip要经过非常仔细的验证过的!
看来你自己才是大虾哦,验证过程和思想跟我讲讲,我想了解!

Are you talking to FPGA?

学习下

这个确实没了,好像得用第三方工具~

如果我要买一个IP,我希望:
通过验证环境进行全面的case验证,进过实际测试,有完备的仿真,综合等环境脚本,基本功能和使用手册等文档,接口总线封装根据我的要求进行定制

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top