微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modesim和NC verilog

modesim和NC verilog

时间:10-02 整理:3721RD 点击:
modesim和NC verilog有什么区别吗?两则的仿真能力上有差别不?
好像NC也有WIN版本?

不知道啊,同求

好像两个仿真机制有点差别,对使用来说没什么太大差别,只是对sv的支持有点不一样,个人学习的话,无所谓

是不是可以理解为如果不用SV的话,两则没区别,只是NC对SV支持更好?

个人比较喜欢用NC,Modelsim的GUI好慢
对SV,SystemC,的支持,NC要好于Modelsim

nc有win版的,不过我没有用过
在linux下的话,当然是用nc了,用起来应该方便的,专业人士说,nc的仿真速度更快,这个我不知道
我几乎用的都是modelsim,用界面按钮的话,很是麻烦,现在写脚本仿真,方便多了

VCS也好
感觉DVE界面没NC的好呵呵·~

pc上习惯modelsim, unix下习惯用ncsim

好东西,值得看

NC-SIM哪里有的下?是不是久事论坛里面的IUS82,IUS58之类的?我装了个IC610,发现里面也有个NCvERILOG的选项,费解,不知道干什么用的?

都是脚本吐出fsdb,哪个工具以及无所谓了

都是脚本吐出fsdb,哪个工具以及无所谓了

用惯了什么都一样.

对于大型设计来说,nc优势要明显的多。modelsim对于小规模设计来说,windows用用不错的。
同意楼上的,用惯了都一样。而且工具是给人使用的,只要用法得当,都是好工具

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top