• · 有多项式可以用来逼近lgx吗？以十为底。11-27
• · 关于示波器探头附件的选择建议11-27
• · 二进制除法11-27
• · verilog assign问题11-27
• · TSMC 90nm low power 工艺约束11-27
• · xilinx fir ip core 位数问题11-27
• · dc 2008,2009,2012执行compile崩溃11-27
• · 一个很弱的问题，关于D触发器11-27
• · Modelsim软件使用问题11-27
• · ise中mig ip core的使用11-27
• · mig 的使用11-27
• · 仿真遇到问题，高手给分析下什么原因，谢谢！11-27
• · 关于CAN总线CRC校验的异或15位数11-27
• · ISE13.2对应哪个版本的MATLAB11-27
• · quartus ii状态机图形怎么设计？11-27
• · 请问FPGA XQ4005E用哪个版本的ISE开发环境？11-27
• · 求助关于使能信号的使用11-27
• · 我想计算一个多项式（xilinx verilog）11-27
• · 基于FPGA的8051内核管脚分配的一些问题。11-27
• · altera DDR2软核半速和全速问题11-27
• · verilog HDL的function中，能不能例化其他模块？11-27
• · PCI initiator DMA 地址设计11-27
• · Synplify 2013.03 Crack或者License谁有？11-27
• · ISE波形里的U是什么意思11-27
• · latch是异步电路设计？会导致时序分析困难？11-27