微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 二进制除法

二进制除法

时间:10-02 整理:3721RD 点击:
verilog除以二进制数  如何做二进制数之间的除法?

如果是除以某一个数,就可以简化处理。如果是除以不确定的数,就复杂一些了,参考一下cpu中除法器的实现。一些数字逻辑教材中就有。整数除法,浮点除法,都有。

网上有这样的代码,可以搜索到,挺简单的!

时序要求不高,串行除法就可以了,时序要求高的用双比特算法,可以减少1/2 clk数

除法newton raphon algorithm 但是rounding 比较难做,用SRT或者high-radix SRT也可以

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top