• · Modelsim后仿求助11-27
• · verilog里面位拼接问题11-27
• · VHDL和verilog混合编译11-27
• · 时序mux11-27
• · 关于用Xilinx的cordic核对一个数进行指数运算的问题11-27
• · verilog数字系统设计&计算机体系结构11-27
• · $root ？11-27
• · verilog中两个寄存器交换值，在综合时会不会造成锁存器？11-27
• · 请大家看一下这种代码会有什么样的风险？11-27
• · FPGA 如何判断前导零呢？11-27
• · system generator中如何实现倍频11-27
• · 在FPGA上实现以太网(做MAC)11-27
• · vcs仿真中错误generic mapping error11-27
• · 请教 MODELSIM 仿真正弦函数问题11-27
• · 哪位高手指导一下，为什么synplify综合成锁存器11-27
• · verilog的一点问题，求大神帮忙11-27
• · ASIC笔试大家请关注哟，，说不定用得上哟11-27
• · primetime安装问题求助11-27
• · 求问计数器计数值怎么确定的？11-27
• · 扫描链插入问题11-27
• · 关于quartusII 中对工程进行编译综合的各个步骤的问题11-27
• · 请教设计正弦波发生器的问题？11-27
• · IC设计各个流程分别产生什么后缀的文件？11-27
• · 求助 verilog 串并转换11-27
• · ISE 与matlab联合仿真问题11-27