微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序mux

时序mux

时间:10-02 整理:3721RD 点击:
一个四级的Mux,其中第二级信号为关键信号 如何改善timing?
谁能说说怎么改善呢?

关键信号直接连到最后一级mux的输入

你可以看看能不能把你的4级MUX重新优化一下呢。就是换一种不同的写法。


为什么这样做呢?

把最关键的信号放在最后一级可以减少延时

关键路径最后处理

听说是要减少关键信号经过的级数……

楼上正解,减少逻辑,速度能得到提高。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top