微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于quartusII 中对工程进行编译综合的各个步骤的问题

关于quartusII 中对工程进行编译综合的各个步骤的问题

时间:10-02 整理:3721RD 点击:
quartusII 中对工程进行编译综合包括5个环节,如下图所示,有木有大神可以详解一下这些步骤到底在干什么,主要产生什么文件?
灰常感谢!



analysis 是检查你的设计代码是否有错误,synthesis是将你的设计代码综合成netlist;Fitter就是将你的netlist在FPGA里面布局布线;Assembler会产生下载固化文件;TimeQuest是对你的设计做时序分析;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top