微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > $root ?

$root ?

时间:10-02 整理:3721RD 点击:
想请教一下,在VERDI中看代码里,最顶层有一个$root,那个是什么意思?
还有,听说用verilog验证时,可以使用$root函数,但不知道怎么使用,请大侠指点,谢谢!

SystemVerilog中增加的,跨模块引用时,用$root表示最顶层,比如$root.tb_top.xxx

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top